• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    一種水平式累崩型光檢測器結構，包括基底、PN二極體及金屬層。基底具有水平排列的至少一第一電極區、至少一吸光區與至少一第二電極區，其中第一電極區亦為累崩區，且吸光區配置在第一電極區及第二電極區之間。PN二極體配置於第一電極區的基底中。金屬層配置於基底上，覆蓋第一電極區與第二電極區，但未覆蓋吸光區。
    公开号:TW201306291A
    申请号:TW100126410
    申请日:2011-07-26
    公开日:2013-02-01
    发明作者:Yue-Ming Hsin；Fang-Ping Chou；zi-ying Li；Ching-Wen Wang
    申请人:Univ Nat Central；
    IPC主号:H01L31-00
    专利说明:
    水平式累崩型光檢測器結構
    本發明是有關於一種半導體元件，且特別是有關於一種水平式累崩型光檢測器(avalanche photodiode，APD)結構。
    累崩型光檢測器因為具有高速度與內部增益，所以廣泛地被應用在光通信上。習知的累崩型光檢測器為垂直式結構，可以直接設計每一層的摻雜濃度而得到最佳的累增崩潰結果。然而，形成此種垂直式累崩型光檢測器的方法無法與現有的商用製程(例如，CMOS製程)整合，其應用性大幅受到限制。
    近來，利用CMOS製程所製作的累崩型光檢測器已廣泛地應用在近紅外光波長(例如，850 nm)的光纖通訊中，此乃因其具有低成本的優勢，以及可與接收器積體化之特性。然而，矽材料在波長為850 nm的應用中，其光穿透深度大於10 μm，此一特性將降低累崩型光檢測器的反應速度。此外，由矽基板所產生的載子係緩慢地擴散，進而被收集，此一現象亦顯著地影響反應速度。
    利用CMOS製程所製作之一種習知的累崩型光檢測器結構的局部立體示意圖如圖1所示。習知的累崩型光檢測器結構10包括P型基底12、多數個P型井區14、多數個N型井區16、多數個S/D摻雜區18、多數個淺溝渠隔離結構20及電極層22。P型井區14與N型井區16交替配置，且彼此以淺溝渠隔離結構20互相分隔。S/D摻雜區18配置在P型井區14與N型井區16中。電極層22配置在P型基底12上，並與P型井區14與N型井區16電性連接。然而，習知的累崩型光檢測器10為形成PN二極體並加入逆向偏壓，使其操作在崩潰區域。換言之，習知的累崩型光檢測器10非真正含有累崩區與吸光區的典型累崩型光檢測器，其反應速度及頻寬均無法達到客戶需求。
    有鑒於此，本發明提供一種水平式累崩型光檢測器結構，利用金屬層將累崩區與吸光區分開，可以大幅改善反應速度及頻寬，提升元件性能。
    本發明提出一種水平式累崩型光檢測器結構，包括具有第一導電型之基底、PN二極體及金屬層。基底具有水平排列的至少一第一電極區、至少一吸光區與至少一第二電極區，其中第一電極區亦為累崩區，且吸光區配置在第一電極區及第二電極區之間。PN二極體配置於第一電極區的基底中。金屬層配置於基底上，覆蓋第一電極區與第二電極區，但未覆蓋吸光區。
    在本發明之一實施例中，上述水平式累崩型光檢測器結構更包括多數個隔離結構。隔離結構將第一電極區、吸光區與第二電極區互相分隔。
    在本發明之一實施例中，上述水平式累崩型光檢測器結構更包括具有第一導電型之井區、具有第二導電型之第一摻雜區及具有第一導電型之第二摻雜區。井區配置於第一電極區的基底中。第一摻雜區配置在第一電極區的井區中，其中井區及第一摻雜區構成PN二極體。第二摻雜區配置在第二電極區的基底中。
    在本發明之一實施例中，上述第一導電型為P型，第二導電型為N型；或第一導電型為N型，第二導電型為P型。
    在本發明之一實施例中，上述水平式累崩型光檢測器結構更包括具有第二導電型之一井區、具有第一導電型之第一摻雜區及具有第二導電型之第二摻雜區。井區配置於第一電極區、吸光區及第二電極區的基底中。第一摻雜區配置在第一電極區的井區中，其中井區及第一摻雜區構成PN二極體。第二摻雜區配置在第二電極區的井區中。
    在本發明之一實施例中，上述水平式累崩型光檢測器結構更包括具有第二導電型之深井區，配置在第一電極區之基底中，且位於井區的下方。
    在本發明之一實施例中，上述第一導電型為P型，第二導電型為N型；或第一導電型為N型，第二導電型為P型。
    在本發明之一實施例中，上述基底的材料包括矽。
    在本發明之一實施例中，上述金屬層的材料包括銅。
    在本發明之一實施例中，上述基底包括多數個第一電極區、多數個吸光區與多數個第二電極區，第一電極區與第二電極區交替排列，且相鄰的第一電極區與第二電極區之間配置有一個吸光區。
    在本發明之一實施例中，上述第一電極區的末端不相連，且第二電極區的末端不相連，以形成多數個長條狀的水平式累崩型光檢測器結構。
    在本發明之一實施例中，上述各第一電極區的末端相連，且各第二電極區的末端相連，以形成多數個圍繞式分布的水平式累崩型光檢測器結構。
    本發明另提出一種水平式累崩型光檢測器結構，包括具有第一導電型之基底、PN二極體、第一金屬層、絕緣層及第二金屬層。基底具有水平排列的至少一第一區、至少一吸光區與至少一第二區，吸光區配置在第一區及第二區之間。第一區為累崩區，第一區包括第一電極區與配置於第一電極區兩側的遮光區，且第二區為第二電極區。PN二極體配置於第一區的基底中。第一金屬層配置於基底上，且僅覆蓋第一電極區與第二電極區。第二金屬層配置於第一金屬層上且至少覆蓋遮光區。絕緣層配置於第一金屬層與第二金屬層之間。
    在本發明之一實施例中，上述水平式累崩型光檢測器結構更包括具有第二導電型之第一井區、具有第一導電型之二第二井區及具有第一導電型之第三井區。第一井區配置於第一電極區的基底中。第二井區分別配置於遮光區的基底中，其中第一井區及第二井區構成PN二極體。第三井區配置在第二電極區的基底中。
    在本發明之一實施例中，上述水平式累崩型光檢測器結構更包括具有該第二導電型之第一摻雜區及具有第一導電型之第二摻雜區。第一摻雜區配置在第一電極區的第一井區中。第二摻雜區配置在第二電極區的第三井區中。
    在本發明之一實施例中，上述第一導電型為P型，第二導電型為N型；或第一導電型為N型，第二導電型為P型。
    在本發明之一實施例中，上述基底的材料包括矽。
    在本發明之一實施例中，上述第一金屬層與第二金屬層的材料包括銅。
    在本發明之一實施例中，上述基底包括多數個第一區、多數個吸光區與多數個第二區，第一區與第二區交替排列，且相鄰的第一區與第二區之間配置有一個吸光區。
    在本發明之一實施例中，上述第一區的末端不相連，且第二區的末端不相連，以形成多數個長條狀的水平式累崩型光檢測器結構。
    在本發明之一實施例中，上述各第一區的末端相連，且各第二區的末端相連，以形成多數個圍繞式分布的水平式累崩型光檢測器結構。
    基於上述，本發明利用金屬層來區分吸光區與累崩區，未被金屬層覆蓋住的照光區域為APD的吸光區，而上方被金屬層覆蓋住的PN接面區域為大電場的累崩區域，藉此達到放大光電流與增加響應度的效果。此外，可利用標準的CMOS製程來製作本發明之水平式累崩型光檢測器結構，大幅節省成本，提升競爭力。
    為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。 第一實施例
    圖2繪示本發明第一實施例之水平式累崩型光檢測器結構的一種局部立體示意圖。圖3為圖2中沿I-I'線的剖面示意圖。
    請參照圖2及圖3，第一實施例之水平式APD結構100包括具有第一導電型之基底102、多數個隔離結構103、多數個具有第一導電型之井區104、多數個具有第二導電型之摻雜區106、多數個具有第一導電型之摻雜區108以及金屬層110。
    基底102例如是P型淡摻雜(P-)的矽基底。基底102具有多數個第一電極區102a、多數個吸光區102b與多數個第二電極區102c。此外，第一電極區102a亦為累崩區。第一電極區102a與第二電極區102c交替排列，且相鄰的第一電極區102a與第二電極區102c之間配置有一個吸光區102b。隔離結構103例如是淺溝渠隔離結構，其將第一電極區102a、吸光區102b與第二電極區102c互相分隔。
    井區104例如是P型摻雜(P)的井區。井區104分別配置在第一電極區102a的基底102中。摻雜區106例如是N型重摻雜(N+)的區域。摻雜區106分別配置在第一電極區102a的井區104中。在各第一電極區102a中，井區104及摻雜區106構成PN二極體105。摻雜區108例如是P型重摻雜(P+)的區域。摻雜區108分別配置在第二電極區102c的基底102中。
    金屬層110例如是銅層。金屬層110配置於基底102上，覆蓋第一電極區102a與第二電極區102c，但未覆蓋吸光區102b。
    在一實施例中，第一電極區102a例如是陽極區，而第二電極區102c例如是陰極區。具體言之，與N型摻雜區相接的為陽極區；與P型摻雜區相接的為陰極區。此外，以逆偏壓方式進行操作，例如是N型摻雜區給正偏壓且P型摻雜區接地；或P型摻雜區給負偏壓且N型摻雜區接地。
    在一實施例中，金屬層110包括多數條作為陽極的金屬層112與多數條作為陰極的金屬層114，如圖2及圖3所示。金屬層112分別覆蓋第一電極區102a(陽極區)，且金屬層114分別覆蓋第二電極區102c(陰極區)。
    在一實施例中，這些第一電極區102a的末端不相連，且這些第二電極區102c的末端不相連。也就是說，第一電極區102a、吸光區102b、第二電極區102c呈長條狀分布。因此，配置於第一電極區102a之井區104、摻雜區106、金屬層112亦呈長條狀分布。類似地，配置於第二電極區102c之摻雜區108、金屬層114亦呈長條狀分布。所以，可以形成多數個長條狀的水平型累崩型光檢測器100'。特別要注意的是，於此種長條狀分布的水平型APD結構100中，金屬層112與金屬層114交替配置，且形成指叉形狀的金屬層110，如圖4A的上視圖所示。
    在另一實施例中，這些第一電極區102a的末端相連，且這些第二電極區102c的末端相連。也就是說，第一電極區102a、吸光區102b、第二電極區102c呈圍繞式分佈，例如同心圓狀分布或多邊形狀分布。因此，配置於第一電極區102a之井區104、摻雜區106、金屬層112亦呈圍繞式分布。類似地，配置於第二電極區102c之摻雜區108、金屬層114亦呈圍繞式分布。所以，可以形成多數個圍繞式分布的水平型累崩型光檢測器100'。特別要注意的是，於此種圍繞式分布的水平型APD結構100中，金屬層112與金屬層114交替配置，且形成圍繞式分布的金屬層110，如圖4B的上視圖所示。
    在第一實施例之單一個水平式累崩型光檢測器100'中，由A-B切線可以得到由P+摻雜區108、P-基底102、P井區104、N+摻雜區106構成之(P+/P-/P/N+)的水平式結構。此外，相鄰的水平式累崩型光檢測器100'為對稱配置，共用一個累崩區。
    特別要說明的是，在本發明之APD結構100中，利用金屬層110將累崩區(即第一電極區102a)與吸光區102b分開，負責產生電子電洞對的吸光區102b未被金屬層110覆蓋，而負責加速載子的累崩區被金屬層110覆蓋，因此吸光區102b與累崩區可以分開作用而不會彼此干擾，進而大幅改善反應速度及頻寬，達到客戶需求。 第二實施例
    圖5為依照本發明第二實施例所繪示之一種水平式累崩型光檢測器結構的剖面示意圖。
    請參照圖5，第二實施例之水平式累崩型光檢測器結構200包括具有第一導電型之基底202、多數個隔離結構203、多數個具有第二導電型之井區204、多數個具有第一導電型之摻雜區206、多數個具有第二導電型之摻雜區208、多數個具有第二導電型之深井區210以及金屬層212。
    基底202例如是P型淡摻雜(P-)的矽基底。基底202具有多數個第一電極區202a、多數個吸光區202b與多數個第二電極區202c。在一實施例中，第一電極區202a例如是陰極區，而第二電極區202c例如是陽極區。此外，第一電極區202a亦為累崩區。第一電極區202a與第二電極區202c交替排列，且相鄰的第一電極區202a與第二電極區202c之間配置有一個吸光區202b。隔離結構203例如是淺溝渠隔離結構，其將第一電極區202a、吸光區202b與第二電極區202c互相分隔。
    井區204例如是N型摻雜(N)的井區。井區204配置於第一電極區202a、吸光區202b及第二電極區202c的基底202中。摻雜區206例如是P型重摻雜(P+)的區域。摻雜區206分別配置在第一電極202a區的204井區中。在各第一電極區202a中，井區204及摻雜區206構成PN二極體205。摻雜區208例如是N型重摻雜(N+)的區域。摻雜區208分別配置在第二電極區202c的井區204中。
    深井區210例如是N型摻雜(N)的深井區。深井區210分別配置在第一電極區202a之基底202中，且位於井區204的下方。深井區210的作用為延伸累崩區之電場區，使載子加速，強化累崩效應。特別要注意的是，深井區210為選擇性構件，也可以依製程設計而省略形成深井區210的步驟。
    金屬層212例如是銅層。金屬層212配置於基底202上，覆蓋第一電極區202a與第二電極區202c，但未覆蓋吸光區202b。在一實施例中，金屬層212包括多數條作為陰極的金屬層214與多數條作為陽極的金屬層216，如圖5所示。金屬層214分別覆蓋第一電極區202a(陰極區)，且金屬層216分別覆蓋第二電極區202c(陽極區)。此外，依第二實施例之水平式APD結構200的不同配置，金屬層212可形成指叉形狀或圍繞式分布形狀，細節如第一實施例所述，於此不再贅述。
    在第二實施例之單一個水平式累崩型光檢測器200'中，由A-B切線可以得到由N+摻雜區208、N井區204、N深井區210、N井區204、與P+摻雜區206構成之(N+/N/N/N/P+)的水平式結構。此外，相鄰的累崩型光檢測器200'為對稱配置，共用一個累崩區。此外，在水平式APD結構200中，利用金屬層212將累崩區(即第一電極區202a)與吸光區202b分開，藉此達到放大光電流與增加響應度的效果。 第三實施例
    圖6為依照本發明第三實施例所繪示之一種水平式累崩型光檢測器結構的剖面示意圖。
    請參照圖6，第三實施例之水平式APD結構300包括具有第一導電型之基底302、多數個隔離結構303、多數個具有第二導電型之井區304、多數個具有第一導電型之井區306、多數個具有第一導電型之井區308、第一金屬層314、絕緣層319以及第二金屬層320。
    基底302例如是P型淡摻雜(P-)的矽基底。基底302具有多數個第一區302a、多數個吸光區302b與多數個第二區302c。第一區302a與第二區302c交替排列，且相鄰的第一區302a與第二區302c之間配置有一個吸光區302b。第一區302a亦為累崩區，第一區302a包括第一電極區311與配置於第一電極區311兩側的二個遮光區313，且第二區302c為第二電極區。在一實施例中，第一電極區311例如是陽極區，而第二電極區(即第二區302c)例如是陰極區。隔離結構303例如是淺溝渠隔離結構，其將第一區302a、吸光區302b與第二區302c互相分隔。此外，在第一區302a中，隔離結構303亦將第一電極區311與遮光區313互相分隔。
    井區304例如是N型摻雜(N)的井區。井區304分別配置於第一電極區311兩側的基底302中。井區306例如是P型摻雜(P)的井區。井區306分別配置於第一電極區311兩側的基底302中，且井區306配置於井區304之兩側。在各第一電極區302a中，井區304及井區306構成PN二極體305。井區308例如是P型摻雜(P)的井區。井區308分別配置在第二電極區(即第二區302c)的基底302中。
    第一金屬層314例如是銅層。第一金屬層314配置於基底302上，僅覆蓋第一電極區311與第二電極區(即第二區302c)，但未覆蓋吸光區302b與遮光區313。在一實施例中，第一金屬層314包括多數條作為陽極的金屬層316與多數條作為陰極的金屬層318，如圖6所示。金屬層316分別覆蓋第一電極區311(陽極區)，且金屬層318分別覆蓋第二電極區302c(陰極區)。此外，依第三實施例之APD結構300的不同配置，第一金屬層314可形成指叉形狀或圍繞式分布形狀，細節如第一實施例所述，於此不再贅述。
    第二金屬層320例如是銅層。第二金屬層320配置於第一金屬層314上且至少覆蓋遮光區313。在一實施例中，第二金屬層320同時覆蓋第一電極區311與遮光區313，如圖6所示。在另一實施例中(未繪示)，第二金屬層320可為不連續的，且僅覆蓋遮光區313。另外，絕緣層319配置於第一金屬層314與第二金屬層320之間。絕緣層319的材料例如是氧化矽或氮化矽。
    在第三實施例之單一個水平式累崩型光檢測器300'中，由A-B切線可以得到由P井區308、P-基底302、P井區306與N井區304構成之(P/P-/P/N)的水平式結構。此外，相鄰的累崩型光檢測器300'為對稱配置，共用一個累崩區。此外，在水平式APD結構300中，利用金屬層314將累崩區(即第一區302a)與吸光區302b分開，藉此達到放大光電流與增加響應度的效果。 第四實施例
    圖7為依照本發明第四實施例所繪示之一種水平式累崩型光檢測器結構的剖面示意圖。第四實施例之水平式APD結構400與第三實施例之水平式APD結構300相似，以下就不同處描述之，相同處則不再贅述。
    請參照圖7，相較於第三實施例之水平式APD結構300，第四實施例之水平式APD結構400更包括具有第二導電型之摻雜區310與具有第一導電型之摻雜區312。摻雜區310例如是N型重摻雜(N+)的區域。摻雜區310配置在第一電極區311的井區304中。摻雜區312例如是P型重摻雜(P+)的區域。摻雜區312配置在第二電極區(即第二區302c)的井區308中。摻雜區310與摻雜區312是作為第一電極區311與第二電極區302c的歐姆接觸(Ohmic contact)。
    在第四實施例之單一個水平式累崩型光檢測器400'中，由A-B切線可以得到由P+摻雜區312、P井區308、P-基底302、P井區306、N井區304與N+摻雜區310構成之(P+/P/P-/P/N/N+)的水平式結構。此外，相鄰的累崩型光檢測器400'為對稱配置，共用一個累崩區。此外，在水平式APD結構400中，利用金屬層320將累崩區(即第一區302a)與吸光區302b分開，藉此達到放大光電流與增加響應度的效果。
    在以上的實施例中，是以第一導電型為P型，第二導電型為N型為例來說明之，但本發明並不以此為限。熟知此技藝者應了解，第一導電型也可以為N型，而第二導電型為P型。
    以下，將列舉一個實驗例與對照例來驗證本發明的功效。實驗例為本發明之圖2之水平式APD結構100，而對照例為圖1之習知的累崩型光檢測器結構10。
    圖8為實驗例之水平式累崩型光檢測器結構之電流vs.逆向偏壓的曲線關係圖。圖9為實驗例之水平式累崩型光檢測器結構之響應度vs.逆向偏壓的曲線關係圖。在實驗例之水平式累崩型光檢測器結構中，經量測結果證明，在小偏壓時，因為還沒有發生累崩崩潰所以電流很小，而在崩潰電壓附近時，因為造成累崩崩潰，電流包含了光電流及崩潰產生的電流，所以光電流急劇上升(如圖8所示)，導致崩潰時響應度大於1(如圖9所示)表一為實驗例與對照例之APD結構之頻寬與響應度的測試結果。
    頻寬的測試方法為量測APD結構在接近崩潰的操作電壓下其3-dB頻寬落點。首先，使用光網儀作E/O校正以進行AC特性量測，再來調整APD結構經由偏置器(bias-tee)連接至電源供應器。然後，調整輸入光功率及偏壓，並觀察相對應的頻寬。
    響應度的測試方法如下。APD結構經由偏置器(bias-tee)連接至半導體元件分析儀，觀察IV曲線、光電流及暗電流，崩潰點並取在暗電流接近1μA左右，並使用功率計(power meter)量測垂直腔表面放射雷射(vertical-cavity surface-emitting laser，VCSEL)。由VCSEL輸出的光功率，計算響應度。
    請參照表一，相較於習知的累崩型光檢測器結構，本發明之水平式累崩型光檢測器結構於850 nm波長下具有較高的頻寬及響應度。具體言之，頻寬由1.6 GHz增加到3.9 GHz，增加幅度為144%，而響度度由0.74 A/W增加到1.24 A/W，增加幅度為68%。由此可知，藉由金屬層將累崩區與吸光區分開，確實可以大幅改善反應速度及頻寬，提升元件性能。
    綜上所述，本發明提供至少四種之水平式APD結構：第一實施例之(P+/P-/P/N+)配置、第二實施例之(N+/N/N/N/P+)配置、第三實施例之(P/P-/P/N)配置、第四實施例之(P+/P/P-/P/N/N+)配置。然而，本發明並不以此為限。可以依現有合適的商用製程設計出任何水平式的結構，只要符合本發明的精神即可。
    換言之，如第一實施例與第二實施例所述，本發明之水平式累崩型光檢測器結構需包括基底、PN二極體及金屬層。基底具有水平排列的至少一第一電極區、至少一吸光區與至少一第二電極區，其中第一電極區亦為累崩區，且吸光區配置在第一電極區及第二電極區之間。PN二極體配置於第一電極區的基底中。金屬層配置於基底上，覆蓋第一電極區與第二電極區，但未覆蓋吸光區。
    或者，如第三實施例與第四實施例所述，本發明之水平式累崩型光檢測器結構需包括基底、PN二極體、第一金屬層、絕緣層及第二金屬層。基底具有水平排列的至少一第一區、至少一吸光區與至少一第二區，吸光區配置在第一區及第二區之間。第一區為累崩區，第一區包括第一電極區與配置於第一電極區兩側的遮光區，且第二區為第二電極區。PN二極體配置於第一區的基底中。第一金屬層配置於基底上，且僅覆蓋第一電極區與第二電極區。第二金屬層配置於第一金屬層上且至少覆蓋遮光區。絕緣層配置於第一金屬層與第二金屬層之間。
    本發明利用金屬層來區分吸光區與累崩區，未被金屬層覆蓋住的照光區域為APD的吸光區，而上方被金屬層覆蓋住的PN接面區域為大電場的累崩區域。當光入射到吸光區時會產生電子電洞對，漂移載子進入大電場區時發生撞擊離子化過程的累崩效應。本發明之水平式APD結構於850 nm波長下具有較高的頻寬及大於1 A/W的響應度，符合客戶需求。
    此外，本發明之水平式APD結構例如是以0.18 μm的標準CMOS製程所製作。換言之，本發明的結構只需標準CMOS製程即可同時與CMOS完成，不需要額外加入其他製程步驟，也不需要特殊的後製，可大幅節省成本，提升競爭力。當然，標準CMOS製程可為不同的世代技術，並不限於0.18 μm的CMOS製程。
    雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
    10．．．習知的累崩型光檢測器結構
    12．．．P型基底
    14．．．P型井區
    16．．．N型井區
    18．．．S/D摻雜區
    20．．．淺溝渠隔離結構
    22．．．電極層
    100、200、300、400．．．水平式累崩型光檢測器結構
    100'、200'、300'、400'．．．水平式累崩型光檢測器
    102、202、302．．．基底
    102a、202a、311．．．第一電極區
    102b、202b、302b．．．吸光區
    102c、202c．．．第二電極區
    103、203、303．．．隔離結構
    104、204、304、306、308．．．井區
    105、205、305．．．PN二極體
    106、108、206、208、310、312．．．摻雜區
    110、112、114、212、214、216、314、316、318、320．．．金屬層
    210．．．深井區
    302a．．．第一區
    302c．．．第二區
    313．．．遮光區
    319．．．絕緣層
    圖1繪示習知的累崩型光檢測器結構的局部立體示意圖。
    圖2繪示本發明第一實施例之水平式累崩型光檢測器結構的一種局部立體示意圖。
    圖3為圖2A中沿I-I’線的剖面示意圖。
    圖4A為依照本發明一實施例所繪示之一種水平式累崩型光檢測器結構之金屬層的上視示意圖。
    圖4B為依照本發明另一實施例所繪示之一種水平式累崩型光檢測器結構之金屬層的上視示意圖。
    圖5為依照本發明第二實施例所繪示之一種水平式累崩型光檢測器結構的剖面示意圖。
    圖6為依照本發明第三實施例所繪示之一種水平式累崩型光檢測器結構的剖面示意圖。
    圖7為依照本發明第四實施例所繪示之一種水平式累崩型光檢測器結構的剖面示意圖。
    圖8為實驗例之水平式累崩型光檢測器結構之電流vs.逆向偏壓的曲線關係圖。
    圖9為實驗例之水平式累崩型光檢測器結構之響應度vs.逆向偏壓的曲線關係圖。
    100．．．水平式累崩型光檢測器結構
    100'．．．水平式累崩型光檢測器
    102．．．基底
    102a．．．第一電極區
    102b．．．吸光區
    102c．．．第二電極區
    103．．．隔離結構
    104．．．井區
    105．．．PN二極體
    106、108．．．摻雜區
    110、112、114．．．金屬層
    权利要求:
    Claims (21)
    [1] 一種水平式累崩型光檢測器結構，包括：具有一第一導電型之一基底，具有水平排列的至少一第一電極區、至少一吸光區與至少一第二電極區，其中該第一電極區亦為累崩區，且該吸光區配置在該第一電極區及該第二電極區之間；一PN二極體，配置於該第一電極區的該基底中；以及一金屬層，配置於該基底上，覆蓋該第一電極區與該第二電極區，但未覆蓋該吸光區。
    [2] 如申請專利範圍第1項所述之水平式累崩型光檢測器結構，更包括多數個隔離結構，該些隔離結構將該第一電極區、該吸光區與該第二電極區互相分隔。
    [3] 如申請專利範圍第1項所述之水平式累崩型光檢測器結構，更包括：具有該第一導電型之一井區，配置於該第一電極區的該基底中；具有一第二導電型之一第一摻雜區，配置在該第一電極區的該井區中，其中該井區及該第一摻雜區構成該PN二極體；以及具有該第一導電型之一第二摻雜區，配置在該第二電極區的該基底中。
    [4] 如申請專利範圍第3項所述之水平式累崩型光檢測器結構，其中該第一導電型為P型，該第二導電型為N型；或該第一導電型為N型，該第二導電型為P型。
    [5] 如申請專利範圍第1項所述之水平式累崩型光檢測器結構，更包括：具有一第二導電型之一井區，配置於該第一電極區、該吸光區及該第二電極區的該基底中；具有該第一導電型之一第一摻雜區，配置在該第一電極區的該井區中，其中該井區及該第一摻雜區構成該PN二極體；以及具有該第二導電型之一第二摻雜區，配置在該第二電極區的該井區中。
    [6] 如申請專利範圍第5項所述之水平式累崩型光檢測器結構，更包括：具有該第二導電型之一深井區，配置在該第一電極區之該基底中，且位於該井區的下方。
    [7] 如申請專利範圍第5項所述之水平式累崩型光檢測器結構，其中該第一導電型為P型，該第二導電型為N型；或該第一導電型為N型，該第二導電型為P型。
    [8] 如申請專利範圍第1項所述之水平式累崩型光檢測器結構，其中該基底的材料包括矽。
    [9] 如申請專利範圍第1項所述之水平式累崩型光檢測器結構，其中該金屬層的材料包括銅。
    [10] 如申請專利範圍第1項所述之水平式累崩型光檢測器結構，其中該基底包括多數個第一電極區、多數個吸光區與多數個第二電極區，該些第一電極區與該些第二電極區交替排列，且相鄰的第一電極區與第二電極區之間配置有一個吸光區。
    [11] 如申請專利範圍第10項所述之水平式累崩型光檢測器結構，其中該些第一電極區的末端不相連，且該些第二電極區的末端不相連，以形成多數個長條狀的水平式累崩型光檢測器結構。
    [12] 如申請專利範圍第10項所述之水平式累崩型光檢測器結構，其中各第一電極區的末端相連，且各第二電極區的末端相連，以形成多數個圍繞式分布的水平式累崩型光檢測器結構。
    [13] 一種水平式累崩型光檢測器結構，包括：具有一第一導電型之一基底，具有水平排列的至少一第一區、至少一吸光區與至少一第二區，該吸光區配置在該第一區及該第二區之間，其中該第一區為累崩區，第一區包括一第一電極區與配置於該第一電極區兩側的二遮光區，且該第二區為一第二電極區；一PN二極體，配置於該第一區的該基底中；一第一金屬層，配置於該基底上，僅覆蓋該第一電極區與該第二電極區；一第二金屬層，配置於該第一金屬層上且至少覆蓋該些遮光區；以及一絕緣層，配置於該第一金屬層與該第二金屬層之間。
    [14] 如申請專利範圍第13項所述之水平式累崩型光檢測器結構，更包括：具有一第二導電型之一第一井區，配置於該第一電極區的該基底中；具有該第一導電型之二第二井區，分別配置於該些遮光區的該基底中，其中該第一井區及該第二井區構成該PN二極體；以及具有該第一導電型之一第三井區，配置在該第二電極區的該基底中。
    [15] 如申請專利範圍第13項所述之水平式累崩型光檢測器結構，更包括：具有該第二導電型之一第一摻雜區，配置在該第一電極區的該第一井區中；以及具有該第一導電型之一第二摻雜區，配置在該第二電極區的該第三井區中。
    [16] 如申請專利範圍第13項所述之水平式累崩型光檢測器結構，其中該第一導電型為P型，該第二導電型為N型；或該第一導電型為N型，該第二導電型為P型。
    [17] 如申請專利範圍第13項所述之水平式累崩型光檢測器結構，其中該基底的材料包括矽。
    [18] 如申請專利範圍第13項所述之水平式累崩型光檢測器結構，其中該第一金屬層與該第二金屬層的材料包括銅。
    [19] 如申請專利範圍第13項所述之水平式累崩型光檢測器結構，其中該基底包括多數個第一區、多數個吸光區與多數個第二區，該些第一區與該些第二區交替排列，且相鄰的第一區與第二區之間配置有一個吸光區。
    [20] 如申請專利範圍第19項所述之水平式累崩型光檢測器結構，其中該些第一區的末端不相連，且該些第二區的末端不相連，以形成多數個長條狀的水平式累崩型光檢測器結構。
    [21] 如申請專利範圍第19項所述之水平式累崩型光檢測器結構，其中各第一區的末端相連，且各第二區的末端相連，以形成多數個圍繞式分布的水平式累崩型光檢測器結構。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI458111B|2014-10-21|水平式累崩型光檢測器結構
    US8871557B2|2014-10-28|Photomultiplier and manufacturing method thereof
    TW587333B|2004-05-11|Semiconductor device with reduced parasitic capacitance between impurity diffusion regions
    US7211829B2|2007-05-01|Semiconductor photodetector device
    US20100301442A1|2010-12-02|Optical semiconductor device
    JP2019207898A|2019-12-05|アバランシェフォトダイオード
    JP5011607B2|2012-08-29|受光素子
    JP2013098534A|2013-05-20|分子検出および識別に応用する多接合フォトダイオード、およびその製造方法
    JP6476317B2|2019-02-27|アバランシェフォトダイオード
    JP2014107562A|2014-06-09|光信号を電気信号に変換するアバランシェ光検出器素子、アバランシェ光検出器の使用およびアバランシェ光検出器の製造方法
    US10672808B2|2020-06-02|Optical sensor having two taps for photon-generated electrons of visible and IR light
    JP2006237610A|2006-09-07|アバランシェフォトダイオードの製造方法
    US20100282948A1|2010-11-11|Optical semiconductor device
    CN111066157A|2020-04-24|半导体受光元件及其制造方法
    JP4191564B2|2008-12-03|アバランシ・フォトダイオード
    US10978606B2|2021-04-13|Avalanche diode and method of manufacturing an avalanche diode
    US20160035928A1|2016-02-04|Photodiode
    US20090261441A1|2009-10-22|Optical semiconductor device
    JP2016092348A|2016-05-23|半導体デバイス及びその製造方法、撮像装置
    US20140353792A1|2014-12-04|Light Sensors with Infrared Photocurrent Suppression
    JPH0513798A|1993-01-22|半導体受光装置
    JP5303793B2|2013-10-02|フォトダイオード
    US20200203547A1|2020-06-25|Single-photon avalanche photodiode
    JP2017208501A|2017-11-24|光電変換素子
    JP2018142581A|2018-09-13|半導体装置の製造方法、半導体装置
    同族专利:
    公开号 | 公开日
    US8445992B2|2013-05-21|
    US20130026604A1|2013-01-31|
    TWI458111B|2014-10-21|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    CA1301895C|1989-01-12|1992-05-26|Robert J. Mcintyre|Silicon avalanche photodiode with low multiplication noise|
    US5179431A|1989-11-20|1993-01-12|Fujitsu Limited|Semiconductor photodetection device|
    JPH0493088A|1990-08-09|1992-03-25|Nec Corp|Avalanche photodiode|
    US5929502A|1992-01-16|1999-07-27|Harris Corporation|Level shifter stage with punch through diode|
    JPH06112517A|1992-09-29|1994-04-22|Fujitsu Ltd|結晶成長方法|
    JP3813687B2|1997-04-10|2006-08-23|浜松ホトニクス株式会社|ＢｉＣＭＯＳ内蔵受光半導体装置|
    JP4220688B2|2001-02-26|2009-02-04|日本オプネクスト株式会社|アバランシェホトダイオード|
    US6720588B2|2001-11-28|2004-04-13|Optonics, Inc.|Avalanche photodiode for photon counting applications and method thereof|
    TWI226134B|2003-05-13|2005-01-01|Vtera Technology Inc|Gallium nitride series hetero-structure photodiode|
    KR100630679B1|2003-12-17|2006-10-02|삼성전자주식회사|포토 다이오드 및 이의 제조 방법|
    JP4306508B2|2004-03-29|2009-08-05|三菱電機株式会社|アバランシェフォトダイオード|
    JP4611066B2|2004-04-13|2011-01-12|三菱電機株式会社|アバランシェフォトダイオード|
    US20080191240A1|2005-05-18|2008-08-14|Mitsubishi Electric Corporation|Avalanche Photo Diode|
    EP3002794B1|2006-07-03|2020-08-19|Hamamatsu Photonics K.K.|Photodiode array|
    US8259293B2|2007-03-15|2012-09-04|Johns Hopkins University|Deep submicron and nano CMOS single photon photodetector pixel with event based circuits for readout data-rate reduction communication system|
    US7893464B2|2008-03-28|2011-02-22|Jds Uniphase Corporation|Semiconductor photodiode and method of manufacture thereof|
    JP5185207B2|2009-02-24|2013-04-17|浜松ホトニクス株式会社|フォトダイオードアレイ|
    IT1393781B1|2009-04-23|2012-05-08|St Microelectronics Rousset|Fotodiodo operante in modalita' geiger con resistore di soppressione integrato e controllabile ad effetto jfet, schiera di fotodiodi e relativo procedimento di fabbricazione|
    TWI395350B|2010-01-04|2013-05-01|Univ Nat Cheng Kung|半導體發光晶片的製作方法及半導體發光晶片|
    IT1399075B1|2010-03-23|2013-04-05|St Microelectronics Srl|Metodo di rilevazione di posizioni di fotoni che impingono su un fotodiodo a valanga geiger-mode, relativi fotodiodi a valanga geiger-mode e processo di fabbricazione|WO2011055734A1|2009-11-04|2011-05-12|ローム株式会社|圧力センサおよび圧力センサの製造方法|
    DE102012218414A1|2012-10-10|2014-04-10|Robert Bosch Gmbh|Integrierte Diodenanordnung und entsprechendes Herstellungsverfahren|
    US9160949B2|2013-04-01|2015-10-13|Omnivision Technologies, Inc.|Enhanced photon detection device with biased deep trench isolation|
    WO2017047422A1|2015-09-17|2017-03-23|ソニーセミコンダクタソリューションズ株式会社|固体撮像素子、電子機器、及び、固体撮像素子の製造方法|
    USD825449S1|2016-09-02|2018-08-14|Arctech Solar Holding Co., Ltd.|Photovoltaic panel|
    CN110197859B|2019-06-28|2020-12-01|重庆邮电大学|一种工作在可见光波段的高带宽cmos apd光电器件|
    法律状态:
    2014-10-21| GD4A| Issue of patent certificate for granted invention patent|
    优先权:
    申请号 | 申请日 | 专利标题
    TW100126410A|TWI458111B|2011-07-26|2011-07-26|水平式累崩型光檢測器結構|TW100126410A| TWI458111B|2011-07-26|2011-07-26|水平式累崩型光檢測器結構|
    US13/239,396| US8445992B2|2011-07-26|2011-09-22|Lateral avalanche photodiode structure|
    [返回顶部]